

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 11-097442

(43)Date of publication of application : 09.04.1999

(51)Int.Cl.

H01L 21/3205

H01L 21/027

(21)Application number : 09-258965

(71)Applicant : SONY CORP



(22)Date of filing : 24.09.1997

(72)Inventor : SEKIGUCHI ATSUSHI

(54) PATTERNING METHOD, MANUFACTURE OF SEMICONDUCTOR DEVICE USING THE SAME AND SEMICONDUCTOR DEVICE THEREOF**(57)Abstract:**

PROBLEM TO BE SOLVED: To provide a patterning method with excellent dimension controllability without trailing of a pattern, and the like, even though an anti-reflection coating is used to pattern an aluminum wiring and the like.

SOLUTION: An Al wiring layer 11 is formed which an AlCu layer 11a, a Ti layer 11b, a TiN layer 11c, and a Ti layer 11d are sequentially laminated on a substrate 10. A SiON film 12a as an anti-reflection coating and a SiO₂ film 12b as an anti-reaction coating are laminated on the Al wiring layer 11 so that the sum of thickness of both films is 30 nm or less. Next, after a positive chemical amplified resist film 13 is coated on the SiO₂ film 12b and a photo mask is formed on the resist film 13 in response to a desired pattern, a pattern with a desired line width is formed on the resist film 13 by exposing with KrF excimer laser beam, while preventing the trailing of the resist pattern from occurring by using the SiO₂ film 12b.

**LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

(19)日本国特許庁 (J P)

(12) 公 開 特 許 公 報 (A)

(11)特許出願公開番号

特開平11-97442

(43)公開日 平成11年(1999)4月9日

(51)Int.Cl.⁶

識別記号

F I

H 0 1 L 21/3205
21/027

H 0 1 L 21/88
21/30
21/88

B
5 7 4
R
N

審査請求 未請求 請求項の数8 O L (全 7 頁)

(21)出願番号 特願平9-258965

(22)出願日 平成9年(1997)9月24日

(71)出願人 000002185

ソニー株式会社

東京都品川区北品川6丁目7番35号

(72)発明者 関口 敦

東京都品川区北品川6丁目7番35号 ソニ
ー株式会社内


(74)代理人 弁理士 藤島 洋一郎

(54)【発明の名称】 パターン形成方法およびそれを用いた半導体装置の製造方法並びに半導体装置

(57)【要約】 (修正有)

【課題】 アルミニウム配線等をパターンニングするため反射防止膜を用いる場合にも、パターンの掘引き等が発生せず、寸法制御性に優れたパターン形成法を提供する。

【解決手段】 基板10上にAlCu層11a、Ti層11b、TiN層11c及びTi層11dをこの順に積層したAl配線層11を形成する。このAl配線層11上に反射防止膜としてのSiON膜12aと、反応防止膜としてのSiO₂膜12bを、両膜の膜厚の和が30nm以下になるように積層する。次にSiO₂膜12b上にポジ型で化学増幅形のレジスト膜13を塗布形成し、レジスト膜上に所要のパターンに応じたフォトマスクを形成した後、KrFエキシマレーザビームを用いて露光し、レジスト膜13に所望線幅のパターンを形成するが、SiO₂膜12bによりレジストパターンの掘引きの発生が抑制される。



【特許請求の範囲】

【請求項 1】 被加工膜上に形成されたマスク用感光性樹脂膜を露光して所定のパターンを形成するパターン形成方法において、

前記被加工膜上に定在波効果抑制のための反射防止膜および化学的に安定した反応防止膜をこの順で形成し、前記反応防止膜上に化学増幅型の感光性樹脂膜を形成したのちに前記感光性樹脂膜への露光を行うことを特徴とするパターン形成方法。

【請求項 2】 前記被加工膜としてアルミニウムを含むものを用いることを特徴とする請求項 2 記載のパターン形成方法。

【請求項 3】 前記反射防止膜としてシリコン酸窒化膜を形成し、かつ前記反応防止膜としてシリコン酸化膜を形成することを特徴とする請求項 1 記載のパターン形成方法。

【請求項 4】 前記反応防止膜としてのシリコン酸化膜の厚さを 5 nm 以下の範囲とすることを特徴とする請求項 3 記載のパターン形成方法。

【請求項 5】 前記反射防止膜としてのシリコン酸窒化膜の厚さと反応防止膜としてのシリコン酸化膜の厚さとの合計が 30 nm 以下の範囲となるようにそれぞれの膜を形成することを特徴とする請求項 3 記載のパターン形成方法。

【請求項 6】 半導体基板上にアルミニウムを含む被加工膜を形成する工程と、
前記被加工膜上に定在波効果抑制のための反射防止膜および化学的に安定した反応防止膜をこの順で形成する工程と、
前記反応防止膜上に化学増幅型の感光性樹脂膜を形成したのちに露光して前記感光性樹脂膜をパターンニングする工程と、
前記パターンニングされた感光性樹脂膜をマスクとして前記反応防止膜、反射防止膜および被加工膜をそれぞれこの順でエッチングする工程とを含むことを特徴とする半導体装置の製造方法。

【請求項 7】 前記反射防止膜としてシリコン酸窒化膜を形成すると共に前記反応防止膜として厚さが 5 nm 以下であるシリコン酸化膜を形成し、かつシリコン酸窒化膜の厚さとシリコン酸化膜の厚さとの合計が 30 nm 以下の範囲となるようにしたことを特徴とする請求項 6 記載の半導体装置の製造方法。

【請求項 8】 半導体基板上に形成されたアルミニウムを含む配線層と、
この配線層上に形成された定在波効果抑制のためのシリコン酸窒化膜と、
このシリコン酸窒化膜上に形成されたシリコン酸化膜とを備えたことを特徴とする半導体装置。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】 本発明は、半導体装置製造のリソグラフィ工程において用いられるパターン形成方法およびそれを用いた半導体装置の製造方法並びに半導体装置に係り、例えばアルミニウム配線を形成するためのパターン形成方法およびそれを用いた半導体装置の製造方法並びに半導体装置に関する。

【0002】

【従来の技術】 近年の半導体チップの微細化の要求に伴い、その微細な半導体設計パターンの寸法は 0.15 ~ 0.35 μm の微小線幅の領域に達している。この設計パターンの微細化に伴って、回路パターンの解像度を向上させるべく種々の研究が活発になされている。光リソグラフィ技術においては、露光光源の短波長化が進んでおり、従来の水銀の g 線（波長 436 nm）および i 線（波長 365 nm）による露光に代わり、例えばフッ化クリプトン（KrF）エキシマ（波長 248 nm）などのエキシマレーザビームによる露光が導入され始めている。

【0003】 しかしながら、光源の波長が短くなるほど、下地基板からの反射率が高まり、かつ波長が狭帯域化されるために定在波が生じやすい。定在波が生じると、基板の段差部で光の回り込みによりパターンが欠損したり、感光性樹脂膜（レジスト）の膜厚の変化に伴って解像線幅が周期的に変化するという現象が起こる。そのため、特に設計パターンが 0.30 μm 以下のアルミニウム配線である場合には、被加工膜上に定在波抑制効果を有する反射防止膜を成膜したのちに被加工膜のエッチングを行うプロセスが必須となる。

【0004】 従来より使用されている反射防止膜には、例えば酸窒化シリコン（ SiO_xN_y ）、非晶質カーボン（C）、炭化シリコン（ SiC ）および窒化チタン（ TiN ）などからなる無機膜と、例えばポリイミド系やエチルプロピレン系樹脂などからなる有機膜とがある。いずれの種類の反射防止膜も、主にドライエッチングを行う際に用いられているが、レジストを残す目的では無機膜を用いる方が有利である。

【0005】 ところが、近年、高い解像度を得るために、感光性樹脂膜として化学増幅形のレジストが広く用いられており、無機の反射防止膜を使用した場合、パターン形成に不具合が生じる。すなわち、近年のエキシマレーザリソグラフィの実用化に伴い、化学増幅形のレジストによりパターン形成を行うには、レジストがポジ形の場合には下地基板とレジストとの界面部分でパターンの掘引きが生じることがあり、レジストがネガ形の場合には逆にパターンの食込みが観察されることがある。

【0006】 加えて、例えば反応性イオンエッチング（RIE; Reactive Ion Etching）法を用いてアルミニウム配線を形成する際には、反射防止膜を使用した場合、反射防止膜のパターン形成を行うための RIE を行ったのち、アルミニウム配線のパターン形成のための R

IEを行う。このとき、反射防止膜のパターン形成を行う際のRIEにおいて、感光性樹脂膜の一部もエッチングされてしまい、感光性樹脂膜の厚さが減少することが認められている。被加工膜と感光性樹脂膜とは、一定の比でエッチングされるため、このように感光性樹脂膜の厚さが減少すると、線幅リニアリティが低減（劣化）する。

【0007】

【発明が解決しようとする課題】このように、従来では、アルミニウム配線を形成するためのリソグラフィ工程において、無機膜よりなる反射防止膜を用いる場合、レジストパターンの裾引きや食込みが起こるという問題があった。このようなレジストパターンの裾引き等が起きた場合、設計パターンと実際のパターン寸法とは異なり、微細な回路パターンの重ね合わせ精度に大きな影響を与え、製造歩留り低下の原因となる。また、従来では、RIEにより反射防止膜のパターン形成を行う際にレジストの一部がエッチングされてレジストの膜厚が減少するため、次工程のアルミニウム配線を形成するためのRIEの際にパターン寸法制御性（プロセス余裕度）が劣化するという問題があった。

【0008】本発明はかかる問題点に鑑みてなされたもので、その目的は、アルミニウム配線などの被加工膜をパターンニングするためのリソグラフィ工程において無機反射防止膜を用いる場合にも、パターンの裾引き等の問題が起きることなく、かつパターン寸法の制御性に優れたパターン形成方法およびそれを用いた半導体装置の製造方法並びに半導体装置を提供することにある。

【0009】

【課題を解決するための手段】本発明によるパターン形成方法は、アルミニウム配線などの被加工膜上に定在波効果抑制のための反射防止膜および化学的に安定した反応防止膜をこの順で形成し、反応防止膜上に化学増幅型の感光性樹脂膜を形成したのちに感光性樹脂膜への露光を行うものである。反射防止膜としては具体的には例えばシリコン酸窒化膜、また、化学的に安定した反応防止膜としてはシリコン酸化膜がそれぞれ用いられる。

【0010】本発明による半導体装置の製造方法は、半導体基板上にアルミニウムを含む被加工膜を形成する工程と、被加工膜上に定在波効果抑制のための反射防止膜および化学的に安定した反応防止膜をこの順で形成する工程と、反応防止膜上に化学増幅型の感光性樹脂膜を形成したのちに露光して感光性樹脂膜をパターンニングする工程と、パターンニングされた感光性樹脂膜をマスクとして反応防止膜、反射防止膜および被加工膜をそれぞれこの順でエッチングする工程とを含むものである。

【0011】本発明による半導体装置は、半導体基板上に形成されたアルミニウムを含む配線層と、この配線層上に形成された定在波効果抑制のためのシリコン酸窒化膜と、このシリコン酸窒化膜上に形成されたシリコン酸

化膜とを備えた構成を有している。

【0012】本発明によるパターン形成方法および半導体装置の製造方法では、アルミニウム配線などの被加工膜上に定在波効果抑制のための反射防止膜および化学的に安定した反応防止膜がこの順で形成され、この反応防止膜上に化学増幅型の感光性樹脂膜が形成される。感光性樹脂膜への露光の際には、反応防止膜により裾引き等の発生が抑制される。

【0013】

【発明の実施の形態】以下、本発明の実施の形態について図面を参照して説明する。

【0014】図1は本発明の一実施の形態に係るパターンの形成方法を用いたアルミニウム配線構造の製造方法を表すものである。

【0015】本実施の形態では、まず、図1(a)に示したように、基板10上に例えば膜厚400nmのアルミニウム銅(AlCu)層11a、膜厚5nmのチタン(Ti)層11b、膜厚70nmの窒化チタン(TiN)層11cおよび膜厚5nmのチタン(Ti)層11dをそれぞれこの順に積層してなるアルミニウム配線層11を例えば蒸着法により形成する。

【0016】次いで、同じく図1(a)に示したように、アルミニウム配線層11上に例えば膜厚10nmの反射防止膜としてのシリコン酸窒化膜(SiON; 屈折率2.06, 吸収係数0.6)12a、および反応防止膜としての膜厚が5nm以下のシリコン酸化膜(SiO₂)12bを例えばプラズマCVD(Chemical Vapor Deposition)法を用いてこの順に積層させる。そののちシリコン酸化膜12b上に、感光性樹脂膜として例えばポジ型で化学増幅形のレジスト膜13を塗布形成する。このときレジスト膜13の膜厚は、アルミニウム配線層12の膜厚と後述するシリコン酸化膜12bおよびシリコン酸窒化膜12aをエッチングする際に同時に削られるレジストの量との和以上、例えば0.7μm以上とする。なお、シリコン酸窒化膜12aの膜厚とシリコン酸化膜12bの膜厚との和は薄いほうが好ましく、30nm以下であることが好ましい。続いて、図1(b)に示したように、レジスト膜13上に形成すべきパターンに応じたフォトマスク(図示せず)を形成したのち、このフォトマスクを介して例えばKrFエキシマレーザービームを用いて露光する。

【0017】次に、図2(a)に示したように、パターン形成されたレジスト膜13をマスクとしてシリコン酸窒化膜12bおよびシリコン酸窒化膜12aを順次エッチングする。パターン形成は例えば反応ガスとしてCF₄ガスを用いてRIE法により行う。このときシリコン酸窒化膜12bおよびシリコン酸窒化膜12aと共にレジスト膜13の一部がエッチングされ、その膜厚が減少する。

【0018】更に、図2(b)に示したようにレジスト

膜 1 3 をマスクとしてチタン層 1 1 d、窒化チタン層 1 1 c、チタン層 1 1 b およびアルミニウム銅層 1 1 a を順次エッチングしてアルミニウム配線層 1 1 のパターンを形成する。このエッチングも、上述のパターン形成の際と同様に、例えば反応ガスとして Cl_2 ガスを用いた R I E 法により行う。最後に、レジスト膜 1 3 を除去して所望のアルミニウム配線パターンを得る。このとき本実施の形態では、アルミニウム配線パターン上にシリコン酸窒化膜 1 2 a およびシリコン酸化膜 1 2 b が積層された構造となる。

【0 0 1 9】次に、本実施の形態のパターン形成方法におけるシリコン酸化膜 1 2 b およびシリコン酸窒化膜 1 2 a の果たす役割について説明する。

【0 0 2 0】本実施の形態においては、シリコン酸化膜 1 2 b はポジ型で化学増幅形のレジスト膜 1 3 との界面でのパターンの裾引きの発生を防止（抑制）している。若し、シリコン酸化膜 1 2 b が成膜されない場合には、従来のようにシリコン酸窒化膜 1 2 a 上にレジスト 1 3 のパターンが直接形成されることになる。一般に、シリコン酸窒化膜などの窒化系の膜は不安定であり、そのため、大気中のアンモニア（ NH_3 ）やアミン（ $\text{R}-\text{NH}_2$ など）などの塩基性物質は、シリコン酸窒化膜 1 2 a の表面に吸着しやすい。このような塩基性物質は、シリコン酸窒化膜 1 2 a の表面に吸着すると、レジスト膜 1 3 中に拡散している酸と中和反応を起こして溶解してしまうことがある。同時にレジスト膜 1 3 中の酸は失活して触媒としての能力を失い、パターン形成ができなくなり、前述のような裾引きの問題が発生する。しかしながら、二酸化シリコンは化学的に非常に安定しており、シリコン酸化膜 1 2 b をシリコン酸窒化膜 1 2 a とレジスト膜 1 3 との間に設けることにより、このような中和反応を防止（抑制）することができ、よってパターンの裾引きの発生を抑制することができる。

【0 0 2 1】一方、シリコン酸窒化膜 1 2 a は定在波抑制効果を有しており、これによりレジスト膜 1 3 の線幅のコントラストや制御性の劣化が防止される。

【0 0 2 2】図 3 は、本実施の形態に係るパターン形成方法を用いてパターンを形成した場合における、定在波抑制効果をシミュレーションにより求めた結果であり、横軸はポジ型の化学増幅形レジスト膜の膜厚を表し、縦軸はこのレジスト膜の吸収率の特性を表している。図中、特性 A は、アルミニウム配線層上に反射防止膜としてのシリコン酸窒化膜および反応防止膜としてのシリコン酸化膜の両方を形成した本発明の場合、特性 B はアルミニウム配線層上にシリコン酸化膜のみを形成した場合の特性をそれぞれ表している。ここで、シリコン酸窒化膜の光学定数は、 n （屈折率）= 2. 0 6, k （吸収率）= 0. 6 であり、またその膜厚は 2 5 n m とした。この図から、本発明の特性 A では、吸収率はレジスト膜の膜厚の増加と共に直線的に増加しており、定在波効果によ

る解像線幅の周期的な変動が抑制されていることが分かる。

【0 0 2 3】更に、本実施の形態においては、シリコン酸化膜を形成する際に、その膜厚を 5 n m 以下としたので、定在波効果による線幅リニアリティの劣化を低減することができる。

【0 0 2 4】図 4 は、本実施の形態に係るパターン形成方法を用いてパターンを形成した場合における、シリコン酸化膜の膜厚（横軸）と定在波効果抑制による解像線幅の変動比（スイング比）（縦軸）との関係をシミュレーションにより求めた結果である。なお、シリコン酸窒化膜の光学定数および膜厚は図 3 で説明したものと同一である。この図から、シリコン酸化膜の膜厚が 5 n m 以下であると、スイング比が好ましい範囲（5 % 以下）の 2 ~ 3. 5 % 程度であることが分かる。

【0 0 2 5】本実施の形態では、また、シリコン酸窒化膜 1 2 a の上にシリコン酸化膜 1 2 b が形成されているので、このシリコン酸化膜 1 2 b がエッチングのストップとしての役目も兼ねることができ、このことから線幅制御性と配線形成の信頼性が向上する。更に、シリコン酸窒化膜の膜厚とシリコン酸化膜の膜厚との和を 3 0 n m 以下とすることにより、レジスト膜の膜厚を減少させることなく、これらの膜のエッチングを容易に行うことができる。なお、このときのエッチング比は、レジスト：シリコン酸化膜／シリコン酸窒化膜 = 1 : 2 となる。

【0 0 2 6】以上のパターン形成方法は、具体的には、例えば図 5 に示したようなアルミニウム配線を有する半導体装置（メモリセル）の製造方法に適用することができる。

【0 0 2 7】この半導体装置は、スイッチング用のトランジスタ 3 0 とメモリ素子 4 0 とから構成されている。トランジスタ 3 0 は MOS（Metal Oxide Semiconductor）トランジスタである。すなわち、例えば N 型シリコンよりなる半導体基板 5 1 にボロン（B）などの不純物が注入されることにより P ウェル層 3 1 が形成されており、この P ウェル層 3 1 に燐（P）などの不純物が注入された N^+ 層よりなるソース領域 3 2 およびドレイン領域 3 3 がそれぞれ形成されている。ソース領域 3 2 とドレイン領域 3 3 との間の半導体基板 5 1 上には二酸化シリコン（ SiO_2 ）よりなるゲート酸化膜 3 4 を介して例えば多結晶シリコンからなるゲート電極 3 5 が形成されている。半導体基板 5 1 のメモリ素子形成領域には、例えば二酸化シリコンからなる層間絶縁膜 4 1 を介してアルミニウム（Al）などの金属よりなる下部電極 4 2 が形成されている。下部電極 4 2 の上には例えば P Z T よりなる強誘電体膜 4 3 が形成されている。強誘電体膜 4 3 の上にはアルミニウムなどの金属からなる上部電極 4 4 が形成されている。これら下部電極 4 2、強誘電体膜 4 3 および上部電極 4 4 によりメモリ素子 4 0 が構成

されている。

【0028】トランジスタ30およびメモリ素子40の上には例えば二酸化シリコンよりなる層間絶縁膜52が形成されている。この層間絶縁膜52にはドレイン領域33とコンタクトをとるためのコンタクトホール52a、上部電極44とコンタクトを取るためのコンタクトホール52bおよび下部電極42とコンタクトを取るためのコンタクトホール52cがそれぞれ設けられている。コンタクトホール52aにより露出されたドレイン領域33の上にはタングステン(W)などよりなる取り出し電極53が形成されている。また、コンタクトホール52bにより露出された上部電極44と取り出し電極53の上には、本発明に係るパターン形成方法を用いて形成した例えばアルミニウム銅、チタン、窒化チタンおよびチタンを順次積層してなる配線(アルミニウム配線)54が形成されており、上部電極44と取り出し電極53(すなわちドレイン領域33)とを電気的に接続している。ここで、配線54上にはパターン形成の際に利用されるシリコン酸窒化膜54aおよびシリコン酸化膜54bが残存している。更に、コンタクトホール52cにより露出された下部電極42の上には、同じく本発明に係るパターン形成方法を用いて形成した例えばアルミニウム銅、チタン、窒化チタンおよびチタンを順次積層してなる配線(アルミニウム配線)55が形成されており、この配線55により下部電極42が図示しない他の素子に対して電気的に接続されている。配線55上にも本発明で利用したシリコン酸窒化膜55aおよびシリコン酸化膜55bが積層されている。なお、図5においては図示しないが、層間絶縁膜52にはソース領域32およびゲート電極35に接続するコンタクトホールがそれぞれ形成されている。ソース領域32およびゲート電極35には各コンタクトホールを介して適宜の配線がそれぞれ接続されている。

【0029】このメモリセルでは、ゲート電極35に所定の電圧が印加されるとソース領域32とドレイン領域33の間に電流が流れ、スイッチング素子としてのトランジスタ30がオンする。これにより取り出し電極53および配線54を介してメモリ素子40に電流が流れ、上部電極44と下部電極42との間に電圧が加えられる。メモリ素子40ではこの電圧が加えられることにより強誘電体膜43において分極がおこる。この電圧一分極特性のヒステリシスを利用して「0」または「1」のデータの記憶あるいは読み出しが行われる。

【0030】以上説明したように、本実施の形態では、アルミニウム配線のパターン形成の際に、反射防止膜としてのシリコン酸窒化膜の上に化学的に安定な反応防止膜(シリコン酸化膜)を積層したものをを用いるようにしたので、反射防止膜による定在波抑制効果に加え、反射防止膜上に塩基性物質が吸着することを抑制することができるようになる。よって、レジストパターンの掘引き

を抑制できると共に、定在波効果の少ない線幅制御性に優れたパターンを形成することができる。

【0031】

【実施例】更に、本発明の具体的な実施例について詳細に説明する。

【0032】(第1の実施例)本実施例では、シリコン基板上に、本発明のパターン形成方法を用いて0.25 μ mのアルミニウム配線層のライン・アンド・スペースパターンを形成した。アルミ配線層は、膜厚400nmのアルミニウム銅層、膜厚5nmのチタン層、膜厚70nmの窒化チタン層および膜厚5nmのチタン層をこの順に積層したものとした。なお、反射防止膜として膜厚25nmのシリコン酸窒化膜(SiON)を、反応防止膜として膜厚5nmのシリコン酸化膜をそれぞれプラズマCVD法により形成した。また、感光性樹脂膜としてポジ型の化学増幅形レジスト(和光純薬(株)製の「WKR-PT」シリーズ)、露光光源としてKrFエキシマをそれぞれ使用した。

【0033】得られたパターンについて、走査電子顕微鏡(SEM; Scanning Electron Microscope)により解像線幅を測定した。その結果、寸法変換差(エッチング後における解像線幅のエッチングマスク寸法からの変動量)が従来より0.02 μ m改善された。これは、パターンの掘引きが抑制され、また定在波効果およびハレーションの影響が低減したためであると考えられる。更に、焦点深度についても0.2 μ mの改善が認められた。これらの結果から、ポジ型の化学増幅形レジストおよびKrFエキシマレーザビームを用いてアルミニウム配線層のパターンを形成する場合においては、アルミニウム配線層上に膜厚25nmのシリコン酸窒化膜(SiON)および膜厚5nmのシリコン酸化膜を形成したのち露光を行うことにより、パターン寸法制御性に優れたパターンを形成できることが分かった。

【0034】(第2の実施例)本実施例では、第1の実施例と同様に、本発明のパターン形成方法を用いて0.25 μ mのアルミニウム配線層のライン・アンド・スペースパターンを形成した。但し、反応防止膜として膜厚3nm以下のシリコン酸化膜をプラズマCVD法により形成した。なお、他の条件は、第1の実施例と同一とした。

【0035】第1の実施例と同様に得られたパターンについて、SEMにより解像線幅を測定した。その結果、寸法変換差が従来より0.03 μ m改善された。また、焦点深度についても0.3 μ mの改善が認められた。

【0036】これらの結果から、ポジ型の化学増幅形レジストおよびKrFエキシマレーザビームを用いてアルミニウム配線層のパターンを形成する場合においては、アルミニウム配線層上に膜厚25nmのシリコン酸窒化膜および膜厚3nm以下のシリコン酸化膜を形成したのち露光を行うことにより、パターン寸法制御性に優れた

パターンを形成できることが分かった。また、シリコン酸化膜の膜厚は 5 nm より 3 nm 以下である方が好ましいことが分かった。

【0037】以上、実施の形態および実施例を挙げて本発明を説明したが、本発明はこれらの実施の形態および実施例に限定されるものではなく、種々変形可能である。例えば、上記実施の形態および各実施例においては、アルミニウム配線としてアルミニウム銅、チタン、窒化チタンおよびチタンをこの順に積層した構造のものについて説明したが、その他の構成のアルミニウム配線、更にはアルミニウム以外の高反射率の材料により形成される被加工膜一般についても、上記実施の形態および各実施例と同様の結果を得ることができる。

【0038】また、上記実施の形態および各実施例においては、感光性樹脂膜としてポジ型の化学増幅形レジストを用いてパターンの掘引きの発生を抑制する場合について説明したが、ネガ型の化学増幅形レジストを用いる場合には上記実施の形態および各実施例と同様の理由によりパターンの食込みを抑制できる。

【0039】更に、上記実施の形態および各実施例においては、シリコン酸窒化膜およびシリコン酸化膜をプラズマ CVD 法により成膜するようにしたが、その他の方法により成膜する場合についても上記実施の形態および各実施例と同様の結果を得ることができる。

【0040】

【発明の効果】以上説明したように請求項 1 乃至 5 記載

のパターン形成方法または請求項 6, 7 記載の半導体装置の製造方法によれば、アルミニウム配線などの被加工膜上に定在波効果抑制のための反射防止膜および化学的に安定した反応防止膜をこの順で形成し、反応防止膜上に化学増幅型の感光性樹脂膜を形成したのちに感光性樹脂膜への露光を行うようにしたので、定在波効果を抑制できると共に、パターンの掘引き等の発生を抑制できる。よって、線幅制御性に優れ、ターゲットパターンの重ね合わせ精度が向上すると共に半導体チップの製造歩留りが向上するという効果を奏する。

【図面の簡単な説明】

【図 1】本発明の一実施の形態に係るパターン形成方法を説明するための断面図である。

【図 2】図 1 に続く工程を説明するための断面図である。

【図 3】シリコン酸窒化膜が定在波抑制効果を有することを説明するための特性図である。


【図 4】シリコン酸化膜がスイング比に及ぼす影響を説明するための特性図である。

【図 5】本発明の一実施の形態に係るパターン形成方法を用いて製造した半導体装置の具体的な構成を表す断面図である。


【符号の説明】

10…基板、11…アルミニウム配線層、12a…シリコン酸窒化膜、12b…シリコン酸化膜、13…レジスト膜


【図 1】




【図 2】



【図 3】



【図 4】



【図 5】

